



Spezielle Schaltwerke

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

Das Register

Das Register oder der Wortspeicher ist eine Parallelschaltung von n Flipflops. In einem Register kann ein binäres Wort der Länge n gespeichert werden. Die Flipflops können Latches (Auffangflipflops) oder System-Flipflops (z.B. D-Flipflops) sein. Die folgende Folie zeigt den Aufbau eines Registers und sein Schaltbild.

Register



Das Schieberegister


Das Schieberegister ist ein Wortspeicher mit bit-seriellem Zugriff. Es besteht aus einer Serienschaltung von n D-Flipflops. In einem Schieberegister kann ein binäres Wort der Länge n dadurch gespeichert werden, daß pro Takt ein Bit eingegeben wird.

Entsprechend wird das gespeicherte Wort in n aufeinanderfolgenden Takten am Ende des Schieberegisters ausgegeben. Die Flipflops müssen System-Flipflops sein.




Die folgende Folie zeigt den Aufbau eines Schieberegisters.

Wir wissen bereits, daß man ein System-Flipflop als Master-Slave-Flipflop aus zwei Latches aufbauen kann. Diesen Aufbau und den Verlauf eines Signals 001011010000 entlang des Schieberegisters sieht man auf der übernächsten Folie.

Schieberegister




4-Bit-Schieberegister



Das RAM

Das Random Access Memory ist ein Speicher für N Worte der Breite m Bit. Jedes dieser Worte ist durch eine Adresse identifizierbar. Die Adresse hat $n = \log N$ Bits. Wenn eine Adresse $a_{n-1}a_{n-2}\dots a_1a_0$ angelegt wird, kann auf das zugehörige Wort lesend oder schreibend zugegriffen werden. Zu diesem Zweck legt man die Adresse an einem Dekodierer an, der sie in einen 1-aus- N -Code dekodiert. Für jedes der N Worte gibt es nun eine sogenannte word-Leitung. Durch den Dekodiervorgang wird auf die gesuchte word-Leitung eine 1 gelegt, auf alle anderen eine 0. An jeder dieser word-Leitungen liegt nun ein Register der Breite m Bit. Durch das aktivieren der word-Leitung kann dieses Register nun von außen gelesen oder beschrieben werden.

Ein einfacher Aufbau eines RAM mit $N = 4$ und $m = 4$ ist auf der nächsten Folie dargestellt. Die Speicherbausteine sind r-s-Flipflops. Jeweils vier davon sind zu einem parallelen Wortspeicher zusammengeschaltet.



Die Funktionsweise des RAM

Beim Schreiben wird an die Bit-Leitungen ein m-Bit-Wort angelegt. Dieses soll in die Zeile i geschrieben werden. Die Adresse i liegt am Decoder an. Dadurch wird die i -te word-Leitung auf 1 gelegt. Die And-Gatter vor den Flipflops der i -ten Zeile lassen somit am s-Eingang jedes r-s-Flipflops den Bit-Wert und am r-Eingang den invertierten Bit-Wert durch. Alle anderen word-Leitungen sind auf 0, d.h. die And-Gatter legen an alle anderen r-s-Flipflops die Speicherkombination $r=0$ und $s=0$ an. Somit wird in Zeile i das neue Wort „eingespeichert“. Alle anderen Zeilen speichern die alten Werte.

Beim Lesen wird an die Bit-Leitungen von außen nichts angelegt, sie sind im hochohmigen Zustand Z . Durch die Word-Leitung werden nun die Transmission-Gates der Ausgang der Flipflops in der i -ten Zeile geöffnet, die gespeicherten Werte gelangen auf die Bit-Leitungen. Somit werden die Werte der i -ten Zeile an den Ausgang des RAM transportiert.


In der Realität werden RAMs nicht aus r-s-Flipflops und And-Gattern und Transmission-Gates aufgebaut, da diese Realisierung zu aufwendig wäre. Man unterscheidet zunächst zwischen SRAM (statischem RAM) und DRAM (dynamischem RAM). Das statische RAM speichert einen Wert und hält diesen, solange die Versorgungsspannung eingeschaltet bleibt. Unser RAM aus r-s-Flipflops ist ein Beispiel für eine Realisierung eines statischen RAM.

Das dynamische RAM speichert alle Werte nur für eine kurze Zeit. Und zwar wird als Speichermedium die Kapazität eines Transistor-Gates (polychristallines Silizium) gegenüber der Source/Drain (Diffusion) ausgenutzt. Natürlich ist ein solcher Speicher flüchtig. Daher muß jedes Bit in einem dynamischen RAM von Zeit zu Zeit aufgefrischt (refresh) werden. Das geschieht, indem automatisch in festen Zeitabständen zeilenweise alle Bits im RAM einmal gelesen und unverändert wieder geschrieben werden. Ein typisches Zeitintervall für den Refresh-Zyklus bei heutigen DRAMs ist eine Millisekunde.


SRAM ist schneller (kürzere Zugriffszeit) und teurer. Außerdem benötigt SRAM 6 Transistoren pro gespeichertem Bit, während DRAM mit einem Transistor pro Bit auskommt. Daher hat DRAM eine höhere Speicherkapazität pro Chipfläche.

Heutige Speicherchips sind quadratisch angeordnet. Es werden zwei Dekodierer verwendet, einen für die Zeile und einen für die Spalte. Zeilen- und Spaltenadresse sind dabei gleich lang. Auf diese Weise kann man mit der Hälfte der Adresspins auskommen, indem man die Adressleitungen im Zeitmultiplex verwendet. Immer wird zuerst die Zeilenadresse übertragen und dann über dieselben Pins die Spaltenadresse.

Aufbau einer 6-Transistor SRAM-Zelle



Differential Sense Amplifier (Differenzverstärker)





Austin Semiconductor, Inc.

SRAM MT5C2564

64K x 4 SRAM SRAM MEMORY ARRAY AVAILABLE AS MILITARY SPECIFICATIONS

- SMD 5962-88681
- MIL-STD-883

FEATURES

- High Speed: 15, 20, 25, 35, 45, 55, and 70
- Battery Backup: 2V data retention
- Low power standby
- High-performance, low-power, CMOS double-metal process
- Single +5V ($\pm 10\%$) Power Supply
- Easy memory expansion with CE\
- All inputs and outputs are TTL compatible

OPTIONS

- **Timing**
- 15ns access
- 20ns access
- 25ns access
- 35ns access
- 45ns access
- 55ns access
- 70ns access

MARKING


Options	Marking	Part No.
Ceramic DIP (300mil)	C	No. 106
Ceramic LCC	EC	No. 204
Operating Temperature Ranges		
Industrial (-40°C to +85°C)	IT	
Military (-55°C to +125°C)	XT	
2V data retention/low power	L	

*Electrical characteristics identical to those provided for the 45ns access devices.


For more products and information
please visit our web site at
www.austinsemiconductor.com

PIN ASSIGNMENT (Top View)

24-Pin DIP (C)
(300 MIL)



28-Pin LCC (EC)



GENERAL DESCRIPTION

The Austin Semiconductor SRAM family employs high-speed, low-power CMOS and are fabricated using double-layer metal, double-layer polysilicon technology.


For flexibility in high-speed memory applications, Austin Semiconductor offers chip enable (CE) on all organizations. This enhancement can place the outputs in High-Z for additional flexibility in system design. The x4 configuration features common data input and output.

Writing to these devices is accomplished when write enable (WE) and CE inputs are both LOW. Reading is accomplished when WE remains HIGH and CE goes LOW. The device offers a reduced power standby mode when disabled. This allows system designs to achieve low standby power requirements.

These devices operate from a single +5V power supply and all inputs and outputs are fully TTL compatible.



FUNCTIONAL BLOCK DIAGRAM



TRUTH TABLE

MODE	CE\	WE\	DQ	POWER
STANDBY	H	X	HIGH-Z	STANDBY
READ	L	H	Q	ACTIVE
WRITE	L	L	D	ACTIVE

Eine Technik, mit der DRAMs schneller gemacht werden können sind die sogenannten SDRAMs (synchronous DRAMs). Es handelt sich im Prinzip um DRAM, bei dem über eine externe Taktung die Synchronisation an die maximale Geschwindigkeit des Prozessor-Speicher-Busses erzwungen wird.

RAMBUS ist eine vorwiegend für Intel-Prozessoren eingesetzte asynchrone Speichertechnik, bei der durch haargenaue Abstimmung der durch Kapazitäten, Induktivitäten, Widerstände verursachten Laufzeiten die Performance optimiert wurde. Diese Technologie ist aber gegenwärtig wieder auf dem Rückzug.

CDRAM (Cache DRAM) ist eine Kombination aus SRAM und DRAM. Es handelt sich im Prinzip um DRAM, bei dem aber die Zeile, aus der zuletzt gelesen wurde in einem kleinen separaten SRAM (Cache) gehalten wird. Da beim Zugriff auf den Speicher häufig mehrmals hintereinander auf dieselbe Zeile zugegriffen wird, kann jeder Zugriff mit der Geschwindigkeit des SRAM bedient werden. Trotzdem kann die hohe Speicherdichte des DRAM ausgenutzt werden.


Zähler

Zähler sind spezielle Schaltwerke, die in der Regel wenige (u.U. gar keine) Eingänge haben. Oft sind auch Ihre Ausgaben identisch mit den Zuständen. Der Zustand ist der Stand des Zählers. Häufig ist der Zählerstand eine binär codierte Zahl. Der Takt bewirkt, dass der Zähler zählt, also seinen Zustand wechselt. Wir zählen also quasi die Anzahl der ansteigenden Taktflanken.

Aus der Sicht der Automatentheorie haben wir bisher alle Schaltwerke als Mealy-Automaten gebaut. Wenn die Ausgabe aber nun nicht von der aktuellen Eingabe sondern nur vom aktuellen Zustand abhängt, so handelt es sich um einen Moore-Automaten. Wenn die Ausgabe identisch mit dem aktuellen Zustand ist, so sprechen wir von einem Medwedew-Automaten.

Wir werden in diesem Kapitel eine Reihe unterschiedlicher Zähler kennenlernen. Als einleitenden Beispiel wählen wir einen synchronen Modulo-8-Zähler. Auf der folgenden Folie ist der Automatengraph für diesen dargestellt: Der Modulo-8-Zähler wandert zyklisch durch 8 Zustände, wobei er bei jedem Takt einen Schritt macht.

Modulo-8-Zähler



Kodierung der Zustände:

	z_2	z_1	z_0
s_0 :	0	0	0
s_1 :	0	0	1
s_2 :	0	1	0
s_3 :	0	1	1
s_4 :	1	0	0
s_5 :	1	0	1
s_6 :	1	1	0
s_7 :	1	1	1

Modulo-8-Zähler

Wertetabelle:

z_2	z_1	z_0	z'_2	z'_1	z'_0
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0

	z_1				
z_0					
	1	1	1	1	z'_0
	z_2				

	z_1				
z_0			1	1	
	1	1			z'_1
	z_2				

Ergebnis:


$$z'_0 = \overline{z_0}$$

$$z'_1 = z_0 \overline{z_1} + \overline{z_0} z_1$$

$$z'_2 = z_0 z_1 \overline{z_2} + \overline{z_0} z_2 + \overline{z_1} z_2$$

	z_1				
z_0	1		1		
		1	1		z'_2
	z_2				

Unser Modulo-8-Zähler hat noch einen kleinen Schönheitsfehler: Wir können ihn noch nicht auf einen definierten Anfangszustand setzen. Wenn wir das zusätzlich wollen, braucht das Schaltwerk doch einen Eingang, z.B. ein Signal „reset“. Wenn dieses 1 ist, soll der Zähler in den Zustand s_0 gehen. Der entsprechend veränderte Zustandsgraph sieht dann so aus:



Wertetabelle:

reset	z_2	z_1	z_0	z'_2	z'_1	z'_0
0	0	0	0	0	0	1
0	0	0	1	0	1	0
0	0	1	0	0	1	1
0	0	1	1	1	0	0
0	1	0	0	1	0	1
0	1	0	1	1	1	0
0	1	1	0	1	1	1
0	1	1	1	0	0	0
1	X	X	X	0	0	0

Der Leser möge sich die Realisierung selber überlegen.

Andere Zähler

Während D-Flipflops in der Regel die geeigneten Bausteine zum Speichern von Zuständen in Schaltwerken sind, werden insbesondere bei Zählern häufig auch andere Flipfloptypen eingesetzt, weil sich dadurch Schaltungsaufwand in den Schaltnetzen einsparen läßt. Das folgende Beispiel ist einen Modulo-8-Zähler, der mit r-s-Flipflops aufgebaut werden soll. In der Wertetabelle können an vielen Stellen „dont cares“ eingesetzt werden, nämlich immer dann, wenn der erwünschte Wert durch „setzen“ oder „speichern“ erreicht werden kann:

z_2	z_1	z_0	s_2	r_2	s_1	r_1	s_0	r_0
0	0	0	0	X	0	X	1	0
0	0	1	0	X	1	0	0	1
0	1	0	0	X	X	0	1	0
0	1	1	1	0	0	1	0	1
1	0	0	X	0	0	X	1	0
1	0	1	X	0	1	0	0	1
1	1	0	X	0	X	0	1	0
1	1	1	0	1	0	1	0	1

	z_1			
z_0	1		X	
		X	X	
	z_2			

$$s_2 = z_0 \overline{z_1} \overline{z_2}$$

	z_1			
z_0		1		X
	X			X
	z_2			

$$r_2 = z_0 z_1 z_2$$

	z_1			
z_0			1	1
	X	X		
	z_2			

$$s_1 = z_0 \overline{z_1}$$

	z_1			
z_0	1	1		
			X	X
	z_2			


$$r_1 = z_0 z_1$$

	z_1			
z_0				
	1	1	1	1
	z_2			

$$s_0 = \overline{z_0}$$

	z_1			
z_0	1	1	1	1
	z_2			

$$r_0 = z_0$$



Einsatz von J-K-Flipflops zum Bau von Zählern

Wir können weiteren Schaltungsaufwand einsparen, wenn wir statt r-s-Flipflops J-K-Flipflops verwenden. Hier kommt uns zu Hilfe, daß die Eingabe $j=k=1$ zum Toggeln des Zustands genutzt werden kann.

z_2	z_1	z_0	j_2	k_2	j_1	k_1	j_0	k_0
0	0	0	0	X	0	X	1	X
0	0	1	0	X	1	X	X	1
0	1	0	0	X	X	0	1	X
0	1	1	1	X	X	1	X	1
1	0	0	X	0	0	X	1	X
1	0	1	X	0	1	X	X	1
1	1	0	X	0	X	0	1	X
1	1	1	X	1	X	1	X	1

	z_1			
z_0	1	X	X	
		X	X	
	z_2			

$$j_2 = z_0 z_1$$

	z_1			
z_0	X	1		X
	X			X
	z_2			

$$k_2 = z_0 z_1$$

	z_1			
z_0	X	X	1	1
	X	X		
	z_2			

$$j_1 = z_0$$

	z_1			
z_0	1	1	X	X
			X	X
	z_2			


$$k_1 = z_0$$

	z_1			
z_0	X	X	X	X
	1	1	1	1
	z_2			

$$j_0 = 1$$

	z_1			
z_0	1	1	1	1
	X	X	X	X
	z_2			

$$k_0 = 1$$



Aufbau eines Modulo-6-vorwärts/rückwärts Zählers mit T-Flipflops

Dieser Zähler soll über ein Eingangssignal r (für rückwärts) so gesteuert werden, daß er aufwärts ($r=0$) oder abwärts ($r=1$) zählen kann. Zu seiner Realisierung sollen T-Flipflops verwendet werden, also solche, die bei Eingabe einer 0 den alten Zustand speichern und bei Eingabe einer 1 den Zustand wechseln (toggeln). Die Wertetabelle findet sich auf der nächsten Seite:

r	z_2	z_1	z_0	T_2	T_1	T_0
0	0	0	0	0	0	1
0	0	0	1	0	1	1
0	0	1	0	0	0	1
0	0	1	1	1	1	1
0	1	0	0	0	0	1
0	1	0	1	1	0	1
0	1	1	0	1	1	0
0	1	1	1	1	1	1
1	0	0	0	1	0	1
1	0	0	1	0	0	1
1	0	1	0	0	1	1
1	0	1	1	0	0	1
1	1	0	0	1	1	1
1	1	0	1	0	0	1
1	1	1	0	1	1	0
1	1	1	1	1	1	1

		z_0				
r	1	1	1	1		
	1	1		1		
	1	1		1	z_1	
	1	1	1	1		
		z_2				
	z_0					

$$T_0 = \bar{z}_2 + \bar{z}_1 + z_0$$

z_0

		1	1
	1	1	
1	1	1	
	1		

z_2

$$T_2 = \bar{z}_0 \bar{z}_1 r + z_0 z_1 \bar{r} + z_0 z_2 \bar{r} + z_1 z_2$$

z_0


		1	
	1	1	1
1	1	1	
1			

z_2

$$T_1 = \bar{z}_0 z_1 r + \bar{z}_0 z_2 r + z_0 \bar{z}_2 \bar{r} + z_1 z_2$$

Realisierung als FPLA:

Modulo-6-Zähler




Asynchrone Zähler

Alle Schaltwerke, die wir bisher betrachtet haben, waren synchrone Schaltwerke. Das gilt insbesondere für alle Zähler.

Def. Ein Schaltwerk heißt **synchrone** Schaltwerk, wenn alle Takteingänge mit einem einzigen, zentral verteilten Signal, genannt Taktsignal, beschaltet werden.

Es gibt viele gute Gründe, Schaltwerke synchron zu betreiben. Speziell bei den Zählern gibt es aber auch gebräuchliche asynchrone Varianten, die sich durch besonders einfachen Aufbau auszeichnen. Man betrachte den folgenden Modulo-16-Zähler aus T-Flipflops:



Dieses Schaltwerk zählt die Anzahl der Impulse am Eingang cnt. Sei der Zähler am Anfang im Zustand 0000 (gelesen von links nach rechts, so wie die Anordnung der Flipflops in der Zeichnung). Die vier Flipflops sind negativ flankengetriggert. Nach dem ersten Impuls von cnt wird das erste Flipflop getoggelt, der Zählerstand ist 1000. Alle anderen Flipflops haben noch keine negative Flanke am Takteingang gesehen, halten also ihren Zustand. Beim nächsten cnt-Impuls wechselt das erste Flipflop wieder seinen Wert (diesmal von 1 auf 0). Dadurch bekommt das zweite Flipflop seine erste negative Flanke, es toggelt, der Zählerwert ist 0100. Beim nächsten cnt-Impuls geht der Zähler auf 1100 usw.

Wir sehen, daß die Binärzahlen von 0 bis 15 durchgezählt werden (gespiegelt dargestellt). Beim nächsten Impuls würden nacheinander alle Flipflops den Zustand wechseln, der Zähler fängt wieder bei 0000 an.

Natürlich funktioniert ein solcher asynchroner Modulo-N-Zähler genauso für alle Zweierpotenzen N mit $n = \log_2 N$ Flipflops.