

Die DLX-560 Befehlssatzarchitektur


Aus dem vorangegangenen Kapitel haben wir eine Reihe von Lehren gezogen, die wir jetzt in einer Beispielarchitektur umsetzen wollen:

DLX, ausgesprochen deluxe

Was sind diese Vorgaben?

Vorgaben DLX

- GPR-Architektur, load-store (=Register-Register)
- Adressierung: Displacement, Immediate, Indirect
- schnelle einfache Befehle (load, store, add, ...)
- 8-Bit, 16-Bit, 32-Bit Integer
- 32-Bit, 64-Bit Floating-point
- feste Länge des Befehlsformats, wenige Formate
- Mindestens 16 GPRs



DLX-Datenpfad mit Taktzyklen

Register

Der Prozessor hat **32 GPRs**.

Jedes Register ist 32-Bit lang.

Sie werden mit R0,..,R31 bezeichnet.

R0 hat den Wert 0 und ist nicht beschreibbar (Schreiben auf R0 bewirkt nichts)

R31 übernimmt die Rücksprungadresse bei Jump and Link-Sprüngen

Ferner gibt es **32 FP-Register. Jedes ist 32 Bit lang.**

F0,..,F31

Diese können wahlweise als einzelne Single-Register verwendet werden oder paarweise als Double-Register F0, F2,..,F30.

Zwischen den Registern unterschiedlicher Art gibt es speziellen Move-Befehle

Datentypen

8-Bit Bytes.

16-Bit Halbwort.

32-Bit Worte.

Für Integers. All diese entweder als unsigned Integer oder im 2-er Komplement.

32-Bit Singles.

64-Bit Doubles.

Im IEEE Standard 754.

Laden von Bytes und Halbworten kann wahlweise mit führenden Nullen (unsigned) oder mit Replikation der Vorzeichenstelle (2-er Komplement) geschehen.

Adressierungsarten

Displacement und Immediate

Durch geschickte Benutzung von R0 und 0 können damit vier

Adressierungsarten realisiert werden:

Displacement: LW R1, 1000(R2);


Immediate: LW R1, #1000;

Indirect: LW R1, 0(R2);

Direct: LW R1, 1000(R0);

Befehlsformate


I - Befehl



Loads und Stores von Bytes, Worten, Halbworten
Alle Immediate-Befehle ($rd \leftarrow rs1 \text{ op } \text{immediate}$)


Bedingte Verzweigungen (rs1 : register, rd unbenutzt)
Jump register, Jump and link register
(rd = 0, rs1 = destination, immediate = 0)

R - Befehl



Register-Register ALU Operationen: $rd \leftarrow rs1 \text{ func } rs2$
func (Function) sagt, was gemacht werden soll: Add, Sub, ...
Read/write auf Spezialregistern und moves


J - Befehl




Jump und Jump and link
Trap und Return from exception

Befehle mit Speicherzugriff

Befehl	Name	Bedeutung
LW R1,30(R2)	Load word	Regs [R1] \leftarrow_{32} Mem [30+Regs [R2]]
LW R1,1000(R0)	Load word	Regs [R1] \leftarrow_{32} Mem [1000+0]
LB R1,40(R3)	Load byte	Regs [R1] \leftarrow_{32} (Mem [40+Regs [R3]] ₀) ²⁴ # # Mem[40+Regs[R3]]
LBU R1,40(R3)	Load byte unsigned	Regs [R1] \leftarrow_{32} 0 ²⁴ # # Mem[40+Regs [R3]]
LH R1,40(R3)	Load half word	Regs [R1] \leftarrow_{32} (Mem[40+Regs [R3]] ₀) ¹⁶ # # Mem [40+Regs [R3]] # # Mem[41+Regs [R3]]
LF F0,50(R3)	Load float	Regs [F0] \leftarrow_{32} Mem [50+Regs [R3]]
LD F0,50(R2)	Load double	Regs [F0] # #Regs [F1] \leftarrow_{64} Mem[50+Regs [R2]]
SW 500(R4),R3	Store word	Mem [500+Regs [R4]] \leftarrow_{32} Regs [R3]
SF 40(R3),F0	Store float	Mem [40+Regs [R3]] \leftarrow_{32} Regs [F0]
SD 40(R3),F0	Store double	Mem[40+Regs [R3]] \leftarrow_{32} Regs [F0]; Mem[44+Regs [R3]] \leftarrow_{32} Regs [F1]
SH 502(R2),R3	Store half	Mem[502+Regs [R2]] \leftarrow_{16} Regs [R3] _{16...31}
SB 41(R3),R2	Store byte	Mem[41+Regs [R3]] \leftarrow_{8} Regs [R2] _{24...31}




DLX-Datenpfad mit Taktzyklen



SW 200(R3), R28

ALU-Befehle

Befehl		Name	Bedeutung
SUB	R1, R2, R3	Subtract	$\text{Regs}[R1] \leftarrow \text{Regs}[R2] - \text{Regs}[R3]$
ADDI	R1, R2, #3	Add immediate	$\text{Regs}[R1] \leftarrow \text{Regs}[R2] + 3$
LHI	R1, #42	Load high immediate	$\text{Regs}[R1] \leftarrow 42 \# 0^{16}$




DLX-Datenpfad mit Taktzyklen

Compare-Befehle

Befehl	Name	Bedeutung
SLLI	R1,R2,#5	Shift left logical immediate
SLT	R1, R2, R3	Set less than

Sprungbefehle

Befehl		Name	Bedeutung
J	name	Jump	$PC \leftarrow name; ((PC+4) - 2^{25}) \leq name < ((PC+4)+2^{25})$
JAL	name	Jump and link	$Regs[R31] \leftarrow PC+4; PC \leftarrow name; ((PC+4) - 2^{25}) \leq name < ((PC+4) + 2^{25})$
JALR	R2	Jump and link register	$Regs [R31] \leftarrow PC+4; PC \leftarrow Regs [R2]$
JR	R3	Jump register	$PC \leftarrow Regs [R3]$
BEQZ	R4,name	Branch equal zero	if (Regs [R4] =0) $PC \leftarrow name; ((PC+4) - 2^{15}) \leq name < ((PC+4) + 2^{15})$
BNEZ	R4,name	Branch not equal zero	if (Regs [R4] 0) $\neq PC \leftarrow name; ((PC+4) - 2^{15}) < name < ((PC+4) + 2^{15})$



DLX-Datenpfad mit Taktzyklen

Die Syntax der PC-relativen Sprungbefehle ist etwas irreführend, da der als Operand eingegebene Parameter als Displacement zum PC zu verstehen ist.

Tatsächlich müßte die erste Zeile heißen:

J offset bedeutet $PC \leftarrow PC+4 + \text{offset}$ mit $-2^{25} \leq \text{offset} < +2^{25}$

Das würde aber heißen, daß man in Assemblerprogrammen die Displacements bei relativen Adressen explizit angeben muß. Dies macht die Wartung eines solchen Programms unglaublich schwierig. Daher erlaubt man, daß man Namen für die effektiven Adressen einführt, die man wie Marken ins Assemblerprogramm schreibt. Ein Compiler verwendet natürlich die tatsächlichen Offsets, aber für den Leser ist eine solches mit Marken geschriebene Programm leichter verständlich.

Gleitkommabefehle

Befehl	Name	Bedeutung
ADDS F2, F0, F1	Add single precision floating point numbers	$\text{Regs}[F2] \leftarrow \text{Regs}[F0] + \text{Regs}[F1]$
MULTD F4, F0, F2	Multiply double precision floating point numbers	$\text{Regs}[F4] \leftarrow \text{Regs}[F0] * \text{Regs}[F2]$

Instruction type/opcode	Instruction meaning
Data transfers LB,LBU,SB LH, LHU, SH LW, SW LF, LD, SF, SD MOVI2S, NOVS2I MOVF, MOVD MOVFP2I,MOVI2FP	Move data between registers and memory, or between the integer and FP or special registers; only memory address mode is 16-bit displacement + contents of a GPR Load byte, load byte unsigned, store byte Load half word, load half word unsigned, store half word Load word, store word (to/from integer registers) Load SP float, load DP float, store SP float, store DP float Move from/to GPR to/from a special register Copy one FP register or a DP pair to another register or pair Move 32 bits from/to FP registers to/from integer registers
Arithmetic/logical ADD, ADDI, ADDU, ADDUI SUB, SUBI, SUBU, SUBUI MULT,MULTU,DIV,DIVU AND,ANDI OR,ORI,XOR,XORI LHI LHI SLL, SRL, SRA, SLLI, SRLI, SRAI S_ , S_ I	Operations on integer or logical data in GPRs; signed arithmetic trap on overflow Add, add immediate (all immediates are 16 bits); signed and unsigned Subtract, subtract immediate; signed and unsigned Multiply and divide, signed and unsigned; operands must be FP registers; all operations take and yield 32-bit values And, and immediate Or, or immediate, exclusive or, exclusive or immediate Load high immediate – loads upper half of register with immediate Shifts: both immediate (S I) and variable form (S); shifts are shift left logical, right logical, right arithmetic Set conditional: ” ” may be LT, GT, LE, GE, EQ, NE
Control BEQZ,BNEZ BFPT,BFPF J, JR JAL, JALR TRAP RFE	Conditional branches and jumps; PC-relative or through register Branch GPR equal/not equal to zero; 16-bit offset from PC+4 Test comparison bit in the FP status register and branch; 16-bit offset from PC+4 Jumps: 26-bit offset from PC+4 (J) or target in register (JR) Jump and link: save PC+4 in R31, target is PC-relative (JAL) or a register (JALR) Transfer to operating system at a vectored address Return to user code from an exception; restore user mode
Floating point ADDD,ADDF SUBD,SUBF MULTD,MULTF DIVD, DIVF CVTF2D, CVTF2I, CVTD2F, CVTD2I, CVTI2F, CVTI2D _D, _F	FP operations on DP and SP formats Add DP, SP numbers Multiply DP, SP floating point Divide DP, SP floating point Convert instructions: CVTx2y converts from type x to type y, where x and y are I (integer), D (double precision), or F (single precision). Both operands are FPRs. 18 DP and SP compares: ” ” = LT, GT, LE, GE, EQ, NE; sets bit in FP status register

Beispiele für Assembler-Programmierung

Sortieren zweier Zahlen A und B.

A steht an Adresse 1000, B an Adresse 1004

Die größere Zahl soll am Ende in 1000 stehen,
die kleinere in 1004

Input: Natürliche Zahlen A und B

Output: A und B in der Reihenfolge der Größe

Methode:


```
IF A < B Then
{       C = A
        A = B
        B = C }

```

Endif

Output A

Output B



Wir wollen dafür ein Assemblerprogramm schreiben. Wir setzen voraus, dass die Operanden an den Adressen 1000 und 1004 im Speicher stehen und das Ergebnis sortiert an den selben Adressen entstehen soll:

Register:

R1 : A
 R2 : B
 R3 : Hilfsregister
 R4: Hilfsregister

Start	LW	R1, 1000(R0)	/Lade erste Zahl nach R1
	LW	R2, 1004(R0)	/Lade zweite Zahl nach R2
	SUB	R4, R1, R2	/R4 negativ falls R2>R1
	SLT	R3, R4, R0	/R3 ungleich 0, falls R4 negativ
	BEQZ	R3, Ausgabe	/Zahlen bereits in der richtigen Reihenfolge
	ADD	R4, R1, R0	/Vertauschen: R4 := R1
	ADD	R1, R2, R0	/Vertauschen: R1 := R2
	ADD	R2, R4, R0	/Vertauschen: R2 := R4
Ausgabe	SW	1000(R0), R1	/Ausgabe des Maximums
	SW	1004(R0), R2	/Ausgabe des Minimums
	TRAP		/Ende des Programms


Berechnung des GGT zweier Zahlen A und B.

Input: Natürliche Zahlen A und B

Output: GGT(A,B)

Methode:

```
While A <> B Do
    {
        If A < B Then
            { C = A
              A = B
              B = C }
            Endif
            A = A - B
    }
GGT = A
```



Wir wollen dafür ein Assemblerprogramm schreiben. Wir setzen voraus, dass die Operanden an den Adressen 1000 und 1004 im Speicher stehen und das Ergebnis an der Adresse 1008 entstehen soll:

Register:

R1 : A

R2 : B

R3 : Hilfsregister

Start	LW	R1, 1000(R0)
	LW	R2, 1004(R0)
Loop	SEQ	R3, R1, R2
	BNEZ	R3, Ende
	SLT	R3, R1, R2
	BEQZ	R3, Weiter
	ADD	R3, R1, R0
	ADD	R1, R2, R0
	ADD	R2, R3, R0
Weiter	SUB	R1, R1, R2
	J	Loop
Ende	SW	1008(R0), R1
	TRAP	

Beispiele für Assembler-Programmierung

Mergen zweier sortierter Listen der Länge 25. Die eine ist ab Adresse 1000 im Speicher, die andere ab Adresse 1100. Die sortierte Gesamtliste soll ab Adresse 2000 in den Speicher geschrieben werden. Sortiert heißt: Das kleinste Element steht in der Zelle mit der kleinsten Adresse und von da an aufsteigend.


Input: Zwei sortierte Listen A_i und B_j

Output: Eine sortierte Gesamtliste

Methode:

Das jeweils kleinste Element der einen Liste wird mit dem jeweils kleinsten Element der zweiten Liste verglichen. Das kleinere von beiden wird in die Gesamtliste gespeichert. Ein neues nunmehr kleinstes Element wird aus der Liste geladen, aus der das eben gespeicherte Element kam.

Sobald eine der Listen verbraucht ist, speichert man die restlichen Elemente der anderen Liste in der Reihenfolge, in der sie bereits sind.



Register:


R1 : Zeiger auf die Speicherzellen von A
R2 : Zeiger auf die Speicherzellen von B
R3 : Zeiger auf die Speicherzellen der Ergebnisliste
R4 : A_i
R5: B_j
R6 : Hilfsregister

START	ADD	R1, R0, R0	/ Initialisieren von R1 mit 0
	ADD	R2, R0, R0	/ Initialisieren von R2 mit 0
	ADD	R3, R0, R0	/ Initialisieren von R3 mit 0
	LW	R4, 1000(R1)	/ Laden von A_0
	ADDI	R1, R1, #4	/ R1 zeigt auf A_1
	LW	R5, 1100(R2)	/ Laden von B_0
	ADDI	R2, R2, #4	/ R2 zeigt auf B_1
LOOP	SGT	R6, R4, R5	/ Welches ist das Kleinere?
	BEQZ	R6, R4, KL	/ Springen, falls R4 kleiner
	SW	2000(R3), R5	/ Speichern von B_j
	ADDI	R3, R3, #4	/ R3 zeigt auf die nächste freie Zelle
	LW	R5, 1100(R2)	/ Laden den nächsten B_j
	ADDI	R2, R2, #4	/ R2 zeigt auf B_{j+1}
	SUBI	R6, R2, #100	/ prüfen, ob die Liste B schon leer
	BEQZ	R6, ARAUS	/ wenn ja, Restliste A rausschreiben
	J	LOOP	/ wenn nein, neuer Vergleich

R4KL	SW	2000(R3), R4	/ R4 enthält das nunmehr kleinste Elt.
	ADDI	R3, R3, #4	/ Zeiger auf die nächste freie Zelle
	LW	R4, 1000(R1)	/ Laden des nächsten A_i
	ADDI	R1, R1, #4	/ Zeiger auf A_{i+1}
	SUBI	R6, R1, #100	/ prüfen, ob die Liste A bereits leer
	BEQZ	R6, BRAUS	/ wenn ja, Sprung nach BRAUS
	J	LOOP	/ wenn nein, erneuter Vergleich
ARAUS	SW	2000(R3), R4	/ Ab hier wird der Rest von A
	ADDI	R3, R3, #4	/ herausgeschrieben
	LW	R4, 1000(R1)	/ durch den Vergleich von R1
	ADDI	R1, R1, #4	/ mit 96 wird überprüft, ob
	SUBI	R6, R1, #100	/ alle Elemente von A bereits
	BNEZ	R6, ARAUS	/ verarbeitet sind
	J	ENDE	
BRAUS	SW	2000(R3), R5	/ ab hier wird der Rest von B
	ADDI	R3, R3, #4	/ herausgeschrieben
	LW	R5, 1100(R2)	
	ADDI	R2, R2, #4	
	SUBI	R6, R2, #100	
	BNEZ	R6, BRAUS	
ENDE	TRAP		

Testen einer Zahl auf Primalität

Die Zahl steht in Adresse 1000 im Speicher. Wenn es eine Primzahl ist, soll nach dem Programm eine 1 in Adresse 1004 stehen, wenn sie teilbar ist eine 0.



Register:

R1 : Auf Primalität zu prüfende Zahl

R2 : Konstante 2

R3 : Durchläuft alle kleineren Zahlen und prüft ob sie R1 teilen

R4 : Kopie von R1 für Teilbarkeitstest

R5: Hilfsregister

START	ADDI	R2, R0, #2	/ Initialisieren von R2 mit 2
	LW	R1, 1000(R0)	/ Laden der zu testenden Zahl
	ADD	R4, R0, R1	/ Kopieren von R1
	SUBI	R3, R4, #2	/ Erster Teilerkandidat
LOOP1	SLT	R5, R3, R2	/ Ist R3 kleiner als 2?
	BNEZ	R5, PRIMZAHL	/ R1 hat keine nichttrivialen Teiler
LOOP2	SGT	R5, R4, R3	/ ist R4 > R3?
	BEQZ	R5, GLEICHTEST	/ wenn nicht, muss R4=R3 geprüft werden
	SUB	R4, R4, R3	/ R4 um R3 verringern
	J	LOOP2	/ Nächster Durchlauf der inneren Schleife
GLEICHTEST	SEQ	R5, R4, R3	/ Ist R3 gleich R4
	BNEZ	R5, NICHTPRIM	/ Dann teilt R3 die Zahl in R1
	ADD	R4, R0, R1	/ Setzen von R4 auf ursprünglichen Wert
	SUBI	R3, R3, #1	/ verringern von R3 um 1
	J	LOOP1	/ neuer Test auf Teilbarkeit
PRIMZAHL	ADDI	R5, R0, #1	/ Erzeugen einer 1 in R5
	SW	1004(R0), R5	/ Schreiben der 1 in 1004
	J	ENDE	/ ENDE
NICHTPRIM	SW	1004(R0), R0	/ Schreiben der 0 nach 1004
ENDE	HALT		